ADC a doppia rampa

______________________________

Si tratta di convertitori indubbiamente più precisi dei precedenti, al punto da essere adoperati tra l’altro, come si diceva, nei voltmetri digitali, ma nello stesso tempo molto più lenti.

Alcuni tipi impiegano anche qualche frazione di secondo per una conversione completa.

Lo schema di questo convertitore è riportato nella figura sotto.

 

Fig.24-31

Il funzionamento è il seguente:

Inizialmente il SOC (Start Of Convertion) è a 0. In questo modo I è chiuso e quindi il condensatore è scarico.

Il contatore è azzerato e inibito al conteggio. Essendo allora MSB = 0, l’uscita del FF-JK è 0 e questo porta il commutatore d’ingresso a collegarsi alla Vi. Quest’ultima si presenta così all’ingresso dell’integratore invertente.

La conversione inizia portando SOC a 1.

In questo modo I si apre e l’integratore invertente inizia a integrare.

 

All’uscita dell’integratore si forma una rampa in discesa che fa si che l’uscita del comparatore sia 1.

Questa abilita l’AND a trasmettere gli impulsi di clock che faranno contare il contatore.

Quest’ultimo ha una durata fissa t1; cioè dopo un certo numero di impulsi programmato, si azzera automaticamente.

Si ricorda a questo proposito che un contatore, per esempio a 3 bit, commuta da

0 0 0    a    1 1 1

dopodiché si riporta a 0 0 0, come si vede dal diagramma della Figura 24-32

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Fig.24-32

Quindi in generale si ha:

t1 = ×T

dove t1 è un tempo prefissato e costante.

In questo intervallo di tempo l’uscita dell’integratore sarà data da:

dove T è il periodo del clock.

Trascorso il tempi t1, il contatore programmato si azzera e in questo modo il flip-flop cambia stato, Q = 1 e il deviatore porta l’ingresso dell’integratore sulla tensione costante -Vrif.

Adesso all’ingresso dell’integratore viene applicata la tensione di riferimento -Vrif.

Alla sua uscita si avrà allora:

Si ha cioè una rampa in salita che parte dal valore massimo raggiunto prima.

Questa seconda fase dura il tempo t2, finché Vo si annulla.

 

Calcoliamo ora t2:

Trascorso il tempo t2 si verificano i seguenti eventi:

  1. L’uscita dell’integratore, raggiunto il valore 0, tenderà ad assumere valori positivi.

  2. Il comparatore, dato che al suo ingresso la tensione passa per lo 0, ha in uscita 0 (che è l'EOC = END OF CONVERSION).

  3. L’EOC segnala alla memoria che la conversione è finita e che può memorizzare l’ultimo numero binario.

  4. L’uscita della porta AND diventa 0.

  5. L’uscita parallelo del contatore presenta una configurazione il cui valore N è proporzionale al tempo di conteggio t2. Questo tempo t2, contrariamente a t1 che lo era, non è fisso, ma dipende dal valore massimo raggiunto prima,

Si ha cioè: t2 = N× T

dove T, al solito, è il periodo di clock.

Allora:

e quindi:

              Eq.24- 2

Come si vede il numero binario N è proporzionale alla tensione analogica d’ingresso.

Si fa presente che t2 non può superare t1, altrimenti il conteggio si interrompe, cioè il contatore si azzera, prima di avere raggiunto lo 0. Questo vuol dire che la pendenza della seconda rampa non può essere inferiore a quella della prima; quindi in definitiva Vi non può superare Vrif in valore assoluto:

 Fig.24-33

In figura sono riportati, come esempio, due casi: nel 1° viene raggiunto un valore minore che nel 2° e si ha perciò t’2 < t2.

Quindi sarà N’ < N

Nel 1° tratto t1 è costante e perciò la pendenza della rampa dipende dal valore Vi della tensione d’ingresso.

Nel 2° tratto la pendenza è fissa, essendo data in ogni caso da , ma t2 è diverso perché Vo parte da un valore massimo raggiunto, diverso nei due casi.

Naturalmente alla fine del conteggio il dato digitale viene memorizzato in un registro di uscita (e quindi visualizzato), il contatore viene azzerato e il condensatore C viene scaricato mediante la chiusura di I. Il sistema è così pronto per una nuova conversione.

Come è stato già osservato, il convertitore a doppia rampa costituisce in generale uno dei blocchi fondamentali nella costruzione dei voltmetri digitali.

E’ poi da osservare che il legame tra la Vi e N non dipende né dalla frequenza del clock, né dagli elementi R e C dell’integratore, dato che questi influenzano sia la rampa crescente che quella decrescente in modo che il tempo t2 ne risulta indipendente.

Un buon vantaggio di questo convertitore è dato dal fatto che i disturbi a valore medio nullo sovrapposti al segnale d’ingresso e di frequenza uguale o multipla di 1/t2 vengono eliminati, dato che ne viene effettuata l’integrazione.

Con un tempo t1 per esempio di 20 msec, si eliminano i disturbi di frequenza uguale o multipla di = 50 Hz.

Questo fatto viene sfruttato per rendere il sistema insensibile ai disturbi di rete.

L’ADC a doppia rampa è poi insensibile anche ai disturbi in alta frequenza dato che l’integratore è un filtro passa-basso.