Un ciclo macchina 8051 e composto da 6 stati numerati da 1 a 6, ogni stato contiene due periodi di clock P1 e P2.
Tutte le istruzione dell'8051 vengono eseguite in uno o due cicli macchina (4 per motiplicazioni e divisioni) .
La fase di fetch dell'istruzione in memoria interna parte con S1..P2, dall'esterno e riconoscibile dal passaggio a 1 di ALE
Temporizzazioni di istruzioni con fetch nella memoria interna
Temporizzazioni di istruzione con fetch alla memoria di programma esterna